Home | Bahasa | Sitemap | HelpDesk | UG-Pedia | Contact
Search
Direktori UG : A - Z
A
B
C
 
Uzbek-Indonesian Joint International Conference, October 8-9, 2013  
Uzbek-Indonesian Joint International Conference On Economics And Management Toward Nation Character Development. Branch Of Russian Economic University After G.V.Plekhanov In Tashkent, Uzbekistan And ...
 

 
Indonesia Open Source Award 2012  
Indonesia Open Source Award (IOSA) 2012. For Further Information http://iosa.web.id/ ...
 



Home > News >
Sidang Terbuka Promosi Doktor Teknologi Informasi Tanggal 7 April 2009


Doktor Teknologi Informasi  Universitas Gunadarma kembali menyelenggarakan Sidang terbuka Promosi Doktor Teknologi Informasi  pada tanggal 7 April 2009 di Auditorium Kampus D Universitas Gunadarma Jl. Margonda Raya No. 100 Pondok Cina – Depok.

Kandidat Doktor yang pertama Sunny Arief Sudiro membawakan disertasinya dengan judul : “Hardware Implementation of Fingerprint Minutiae Extraction Algorithm Based-On Crossing Number Method on FPGA Device”, dibimbing oleh Prof. Doktor Djati Kerami sebagai promotor, Prof. Doktor Sarifuddin Madenda, Prof. Doktor Michel Paindavoine dan Doktor Tubagus Maulana Kusuma sebagai ko-promotor

Dalam presentasinya, Kandidat Doktor Sunny Arief Sudiro menjelaskan perspektif utama dalam pengembangan dan pengimplementasian ekstraksi algoritma  sidik jari (fingerprint) sebagai bagian dari sistem yang mengenali sidik jari tersebut. Langkah pertama, mengembangkan sebuah algoritma yang sederhana menjadi ciri dari sidik jari dan dilakukan pengujian pada PC, langkah kedua algoritma tersebut diimplemetasikan ke device FPGA.

Kandidat Doktor yang kedua Hamzah Afandi, membawakan disertasinya dengan judul : “Desain Konverter Analog ke Digital Pipeline Berbasis Teknologi CMOS Tertanam dengan Sensor untuk Aplikasi Kamera Kecepatan Tinggi”, dibimbin oleh Prof. Doktor Busono Soerowirdjo sebagai promoter, Prof. Doktor Sarifuddin Madenda, Prof. Eri Prasetyo Wibowo dan Prof. Doktor Michel Paindavoine sebagai ko-promotor.

Metode penelitian yang digunakan dalam desain ADC-pipeline dengan 80MSPS pada resolusi 8-bit menggunakan topologi 1-bit/stage adalah metode eksperimen dan menggabungkan metode-metode yang sudah dilakukan oleh peneliti sebelumnya untuk mengurangi kesalahan-kesalahan ADC. Kesalahan-kesalahan ini disebabkan oleh : mismatch kapasitor, finite op-amp gain, offset komparator dan charge injection kapasitor. Metodologi yang digunakan dalam desain ADC pipeline ada dua tahapan, dengan tahap pertama desain rangkaian ADC dan tahapan selanjutnya mendesain lay-out ADC. Simulasi dilakukan perbagian dalam tahapan tersebut, misalnya dengan simulasi komponen-komponen pendukung, ADC pipeline 1-stage, 2-stage dan 8-stage untuk mengetahui kelemahan dan keunggulan desain ADC yang di desain.